3. Архітектура подвійної незалежної шини, корпуса та гнізда мікропроцесорів Іншою новиною P6 є архітектура подвійної незалежної шини. Процесор має дві шини даних: одну -- для системи (системної плати), іншу -- для кеш-пам'яті. Завдяки цьому істотно підвищилася швидкодія кеш-пам'яті. Процесори покоління P5 мали тільки одиночну шину процесора на системній плати, і всі дані, включаючи передавання в кеш і з нього, передавалися по ній. Основна проблема полягала в тому, що швидкодія кеш-пам'яті була обмежена тактовою частотою шини системної плати, яка дорівнювала 66 Мгц. Сьогодні кеш-пам'ять може працювати на тактовій частоті 500 Мгц або вище, а оперативна пам'ять (SDRAM) -- з тактовою частотою 100 Мгц, через це виникла необхідність помістити пам'ять ближче до процесора. Було ухвалено рішення під'єднати до процесора додаткову шину, звану спеціалізованою (або виділеної) шиною кеша. Кеш-пам'ять другого рівня була сполучений з цією шиною і могла працювати на будь-якій тактовій частоті. Спочатку це було реалізовано в Pentium Pro, де кеш-пам'ять другого рівня була встановлена в корпусі процесора і працювала на його тактовій частоті. Проте таке рішення виявилося дуже дорогим, і тому кеш-пам'ять другого рівня була переміщений з корпусу процесора на картрідж, в який тепер упаковується Pentium II. В цьому випадку шина кеша могла працювати на будь-якій тактовій частоті, і спочатку вона працювала на частоті, удвічі меншої тактової частоти процесора. За наявності кеша на додатковій шині, безпосередньо сполученій з процесором, його швидкодія сумірно з швидкодією процесора. Якби швидкодія кеша обмежувалася тактовою частотою системної плати (наприклад, 66 або 100 Мгц), як у разі використовування гнізда типа Socket 7 (процесор P5), тактова частота кеш-пам'яті була б рівна Шосте покоління процесорів: P6 (686) 167 66 Мгц, навіть якщо частота процесора дорівнювала б 333 Мгц; на більш новій плати кеш “зав'язнув” би на тактовій частоті 100 Мгц при частоті процесора 500МГц і вище. У міру зростання тактової частоти процесора з подвійною незалежною шиною за рахунок більш високих множників тактової частоти системної плати швидкодія кеша збільшується в ту ж кількість раз що і тактова частота процесора. Іншими словами, швидкодія кеш-пам'яті на подвійній незалежній шині збільшується пропорційно швидкодії процесора. Архітектура подвійної незалежної шини необхідна для підвищення ефективності процесора, що працює на тактовій частоті 300МГц і вище. Із старим гніздом типа Socket 7 (для процесорів P5) таких тактових частот досягти було неможливо і довелося б нести величезні втрати в ефективності через повільну (прив'язаної до тактової частоти системної плати) кеш-пам'яті другого рівня. Саме тому тактова частота процесорів Pentium класу P5 не перевершує 266 Мгц; процесори P6 працюють на тактових частотах 500 Мгц і вище. Нарешті, в архітектурі P6 були розширені обчислювальні можливості суперскаляра процесорів P5: додані нові пристрої виконання команд, а команди розбиті на спеціальні мікрооперації. Можна сказати, що команди CISC реалізовані як послідовності команд RISC. Складність команд рівня RISC нижче, і тому організувати їх більш ефективну обробку в паралельно працюючих пристроях виконання команд набагато простіше. Якщо ви пам'ятаєте, P5 мав тільки два модулі виконання команд, тоді як P6 має не менше шести окремих спеціалізованих (виділених) модулів. Такий суперскаляр називається трьохконвейєрним (множинні модулі виконання команд можуть виконувати до трьох команд в одному циклі). Крім всього іншого, в архітектуру P6 вбудована підтримка багатопроцесорної системи, вдосконалені засоби виявлення і виправлення помилок, а також оптимізовано виконання 32-розрядного програмного забезпечення. Pentium Pro, Pentium II/III і інші процесори шостого покоління-- це не просто Pentium з більш високою швидкодією, вони мають багато додаткової нагоди і більш досконалу архітектуру. Ядро мікросхеми RISC-подібне, а команди більш високого рівня належать до класичної для Intel архітектури CISC. Розчленовувавши CISC-команди на окремі команди RISC і виконуючи їх на паралельно працюючих конвейєрах, Intel добивається збільшення загальної швидкодії. В порівнянні з Pentium, працюючим на тій же тактовій частоті, процесори P6 швидше виконують 32-розрядне програмне забезпечення. В процесорах P6 засобу динамічного виконання оптимізовані, в першу чергу, з метою підвищення ефективності при виконанні 32-розрядного програмного забезпечення (наприклад, такого як Windows NT/2000). Якщо ви використовуєте 16-розрядне програмне забезпечення на зразок операційних систем Windows 9х (які частина часу працюють в 16-розрядному середовищі) або ще старіші додатки, P6 не забезпечуватиме очікуваного підвищення ефективності. Це пояснюється тим, що в даному випадку не будуть до кінця використані можливості динамічного виконання. Тому Windows NT/2000 часто розцінюють як найбажанішу операційну систему для процесорів Pentium Pro, Celeron і Pentium II/III. Хоча ці процесори чудово працюють під управлінням Windows 9х, тільки Windows NT/2000 повністю використовує переваги P6. Причому ці переваги використовуються не стільки самою операційною системою, скільки додатками під її управлінням. Думаю, що розробники при створенні програмного забезпечення не забаряться скористатися всіма перевагами процесорів шостого покоління. Для цього знадобляться сучасні компілятори, які зможуть підвищити ефективність виконання 32-розрядного коду у всіх процесорах Intel. Але раніше потрібно поліпшити передбаченість коду щоб можна було використовувати переваги динамічного виконання множинного прогнозу галужень. Itanium -- перший мікропроцесор, в основу якого встановлена 64-розрядна архітектура IA-64. Це абсолютно нова архітектура процесора, в якій використовується концепція VLIW (Very Long Instruction Words -- дуже довгі командні слова), прогноз команд, виділення переходу, попереджуюче завантаження і інші вдосконалені методи, що дозволяють збільшити паралелізм програмного коду.
